HBM 与 3D 堆叠：衬底与工艺配套方案
HBM 靠 TSV + 微凸块 + 超薄晶圆垂直堆叠把带宽做上去。我们把其中"晶圆减薄、键合、凸块、衬底"这几环做成可采购的服务——从一片样品到批量配套。
方案介绍
AI 加速卡的算力增长，越来越受制于"存力"——计算单元与内存之间的数据搬运速度。HBM（High Bandwidth Memory，高带宽存储）把多颗 DRAM 裸片垂直堆叠，通过硅通孔（TSV）直连，再经微凸块与逻辑基底对接，在极短距离内提供数千 GB/s 级带宽。从 HBM3 到 HBM3E、HBM4，堆叠层数从 8 层走向 12 层、16 层，单片厚度从几十微米继续下探，对晶圆减薄、键合对位、凸块一致性提出了近乎苛刻的要求。
对国内先进封装厂、存储模组厂与科研机构而言，HBM 供应链高度集中，但这并不意味着没有切入点：封装侧的工艺开发、良率爬坡与结构验证，大量依赖可灵活采购的衬底与工艺服务——这正是我们的位置。
HBM 3D 堆叠结构拆解
一颗典型 HBM 颗粒的核心结构从 DRAM 裸片、TSV、微凸块、键合界面到逻辑基底与转接板对接层层衔接；各结构层的关键工艺与对衬底的要求，详见"参数规格"一节的拆解表。转接板对接环节中，HBM 与 GPU 并排贴装于 interposer，具体见 CoWoS / 2.5D 页。
HBM / 3D 堆叠：DRAM 裸片经 TSV 与微凸块垂直互连
应用场景
HBM 与 3D 堆叠的衬底与工艺配套，服务于以下六类场景。
AI 训练加速器
多颗 HBM 堆叠环绕计算芯粒，支撑大模型训练对存储带宽与容量的高需求。
AI 推理芯片
以 HBM 承载权重与激活数据，降低推理时延，对堆叠高度与功耗更敏感。
高性能计算 / HPC
科学计算与仿真负载需要宽 I/O 存储接口，3D 堆叠提供带宽密度。
移动与边缘 SoC
新一代移动平台采用堆叠内存，追求更薄封装与更低工作电压。
网络与交换
交换 ASIC 搭配高带宽缓存堆叠，缓解报文缓冲的带宽瓶颈。
科研与结构验证
小批量超薄片与载片体系，支持新堆叠结构的快速打样与失效分析。
能力介绍
把 HBM 拆到"可以买什么"的层面，核心是四件事；我们围绕它们提供可采购的衬底与工艺服务。
超薄片减薄、Taiko 环与临时键合，是 3D 堆叠良率的前提
1. 超薄晶圆与减薄
HBM 层数每加一层，对单片厚度就更苛刻一分。12 层堆叠要求单片 DRAM 晶圆减薄到 50μm 以下，部分路线逼近 30μm。薄到这个程度，晶圆在搬运和后续工艺中极易翘曲、破片，必须配合临时键合载片体系。我们的晶圆减薄 / Taiko 服务正是为此准备：常规减薄至 50μm，Taiko 工艺保留边缘环以增强机械强度，便于后续光刻与键合操作。
2. Taiko 工艺
Taiko 减薄只在晶圆中心区研磨，边缘保留 2–3mm 的厚环，让 50μm 的薄芯仍有整片 775μm 边缘支撑，显著降低翘曲和破片率，是 HBM 类超薄晶圆的主流处理方案。Taiko 环尺寸、研磨精度与表面损伤层控制（配合 CMP 或干式抛光去应力）都直接影响后续键合良率。
3. 临时键合与永久键合
超薄晶圆必须临时键合到载片（玻璃或硅）上才能进入 TSV 背面露出、RDL 与凸块工序，完工后再解键合分离。载片的平整度、临时键合胶的耐温性、解键合后的残胶清洗，都是关键控制点。详见晶圆键合服务（临时键合 / 直接键合 / 共晶键合全体系）。
4. 微凸块与 UBM
die 间互连靠微凸块：UBM（钛/铜种子层）+ 电镀铜柱 + SnAg 焊帽，pitch 从 HBM2 时代的 55μm 走向 40μm 乃至更小。凸块高度一致性直接决定多层堆叠后的接触良率。我们的凸块 / UBM 代工覆盖 SnAg、铜柱、AuSn 等体系，可提供随批高度均匀性数据。更细间距方向见 混合键合专页。
典型合作路径
- 结构验证 / 工艺开发：采购 DSP 硅片 + 减薄/Taiko + 临时键合 + 凸块，一套流程走完，小批量 1–2 周交付。
- 良率爬坡配套：按批供应 Test 级衬底与 Dummy 片，减薄/键合工艺参数随批记录可追溯。
- 量产外围配套：Dummy 与再生片年度框架，载片循环使用体系，降低产线运营成本。
参数规格
结构拆解、可供应清单与关键参数，一屏看全。
HBM 3D 堆叠结构拆解
| 结构层 | 构成 | 关键工艺 | 对衬底/工艺的核心要求 |
|---|---|---|---|
| DRAM 裸片（多层） | 8–16 层 DRAM die 垂直堆叠 | 晶圆减薄、切割 | 单片减薄至 30–50μm，TTV ≤ 1μm，无翘曲碎裂 |
| TSV 硅通孔 | 贯穿 DRAM die 的垂直互连孔 | DRIE 深硅刻蚀、绝缘/种子层、铜填充、CMP | 孔径 5–10μm，深宽比 10:1 级，孔内铜无空洞 |
| 微凸块（μBump） | die 间 SnAg 微凸块 + Cu 柱 | UBM 溅射、电镀、回流 | pitch 40μm 以下，高度均匀性 ±1μm |
| 热压/混合键合 | 层间互连与固定 | TCB 热压键合，先进路线转向无凸块混合键合 | 表面粗糙度亚纳米级，颗粒控制严格 |
| 逻辑基底（Base Die） | 底部逻辑/缓冲 die | 晶圆级制造 | 标准 12 英寸逻辑工艺衬底 |
| 转接板对接 | HBM 与 GPU 并排贴装于 interposer | 2.5D 封装（详见 CoWoS / 2.5D 页） | 大凸块间距互连，基板翘曲控制 |
我们能供应什么
| 配套项 | 能力范围 | 适用环节 | 详情 |
|---|---|---|---|
| 超薄晶圆减薄 | 减薄至 50μm（可议更薄），TTV ≤ 2μm，8/12 英寸 | DRAM die 减薄、结构验证片 | 减薄 / Taiko |
| Taiko 工艺 | 边缘环 2–3mm，芯区厚度 ±1.5μm，含去应力抛光 | 超薄片机械强度保障 | 减薄 / Taiko |
| 临时键合 / 解键合 | 硅/玻璃载片，耐温胶体系，解键合清洗 | 薄晶圆背面工艺支撑 | 晶圆键合 |
| 永久键合 | 直接键合、共晶键合、胶合键合 | 层间堆叠结构验证 | 晶圆键合 |
| 微凸块 / UBM | SnAg / 铜柱 / AuSn，UBM Ti/Cu 体系，随批高度数据 | die 间与基底互连 | 凸块 / UBM |
| 12 英寸硅衬底 | Prime / Test 级，DSP 双面抛光，TTV ≤ 1.5μm | 结构验证片、工艺开发 | 硅晶圆衬底 |
| Dummy / 再生片 | 8/12 英寸 Dummy、产线再生循环 | 设备调试、颗粒监控降本 | 晶圆再生 |
HBM / 3D 堆叠关键参数速览
| 参数项 | 典型能力 | 说明 |
|---|---|---|
| 堆叠层数 | 4–16+ 层 DRAM | 每增加一层即增加一个存储带宽通道 |
| TSV 孔径 / 深 | 5μm 孔径 / 50μm 深，深宽比 10:1 | 深硅刻蚀 + 绝缘层 + 阻挡/种子层 + 铜填充 |
| μ-bump 间距 | 10–40μm | Cu/Ni/SnAg 微凸块，高度均匀性 ±1μm |
| 混合键合间距 | < 1μm（研发） | HBM4 及之后的层间互连演进方向 |
| 单片减薄厚度 | < 50μm | Taiko 减薄 + 临时键合载片保护 |
| 堆叠键合方式 | 热压键合（TCB）或回流 | 3D 堆叠键合在 280℃ 以下完成 |
把上表落到可采购的选项上：TSV 与微凸块工艺见 TSV 工艺页 与 凸块 / UBM 页，超薄片与载片体系见 减薄 / Taiko 页，层间无凸块互连方向见 混合键合专页。
设备与工艺装备
支撑 HBM 与 3D 堆叠的装备类别与通用配置。
| 设备类别 | 典型配置 | 用途 |
|---|---|---|
| 精密背磨减薄 | 8 / 12 英寸背磨 + Taiko 环减薄 | DRAM 片减薄至 50μm 以下 |
| 临时键合 / 解键合 | 硅 / 玻璃载片 + 耐温胶体系 | 薄晶圆背面工艺支撑 |
| 深硅刻蚀（DRIE） | 高深宽比硅刻蚀 | HBM TSV 成孔 |
| 铜电镀与 CMP | 孔内填充电镀 + 双面研磨抛光 | TSV 铜填充与露头 |
| 凸块电镀与回流 | 微凸块电镀线 + 回流炉 | μ-bump 成形 |
| 键合与检测 | 热压 / 永久键合设备，C-SAM 超声扫描 | 层间堆叠与空洞检测 |
实际案例
以下案例均已匿名化处理，仅呈现可公开验证的工艺指标与结果。
12 层结构验证片的减薄与载片配套
客户在 12 层 DRAM 堆叠结构验证阶段，需要稳定获得 50μm 以下的超薄验证片与配套载片，关注破片率与 TTV。
结果：Taiko 环减薄 + 临时键合方案落地，单片减薄至 50μm 以下未破片，TTV 与随批数据达标。
键合工艺窗口与随批数据的稳定供应
客户在减薄与键合工序爬坡期，需要按批稳定供应 Test 级衬底与 Dummy 片，并保留可追溯的工艺参数记录。
结果：按批交付衬底与陪片，减薄 / 键合参数随批记录可追溯，帮助客户缩短了良率收敛周期。
超薄片与载片体系的快速打样
研究组开展超薄硅片与键合界面研究，需要小批量 DSP 硅片、减薄与临时键合整套服务，且样品周转要快。
结果：一片起订、48h 到料，1–2 周走完减薄 / Taiko / 临时键合全流程，随片提供几何与去应力数据。
常见问题
你们能做完整的 HBM 颗粒吗？
减薄到 50μm 以下会不会破片？怎么保证良率？
做 HBM 结构验证，需要准备哪些信息？
载片（Carrier Wafer）由谁提供？可以循环使用吗？
从 HBM3 走向 HBM4，堆叠侧对我们提出的新要求是什么？
Taiko 工艺和普通减薄有什么不同？
TSV 通孔能做到什么孔径和深宽比？
微凸块的高度均匀性重要吗，你们能做到多少？
做一次结构验证大概多久能拿到样品？
结构验证用的硅衬底你们能供吗，指标怎么样？
需要 HBM 配套的减薄、键合或凸块工艺？
把堆叠结构与目标厚度发给工程师，24 小时内给出工艺方案与含税报价