CoPoS 面板级封装
以 510×515mm 方形玻璃面板替代 300mm 硅转接板，面积利用率从约 70% 提升至 95%+，单位产出约为 12 英寸方案的 4.5 倍。
方案介绍
CoPoS（Chip-on-Panel-on-Substrate，面板上芯片）代表了先进封装的一次范式转移：把圆形的 300mm 硅转接板换成 510×515mm 的方形玻璃面板，从而在一次承载中集成更多芯片。面积利用率从晶圆上的约 70% 提升到面板的 95%+，单位产出可提升到 12 英寸方案的约 4.5 倍，单位成本有望下降 20%–30%。
对 AI 芯片而言，面板级路线是突破光罩尺寸限制、集成更多 HBM 堆叠的关键路径。当加速器的裸片面积与内存带宽持续攀升，晶圆级封装已难以容纳下一代超大转接板，CoPoS 正好补上这一环。
- 面板级放大：510×515mm 玻璃面板替代 300mm 晶圆，方形格式消除圆片边缘损耗，走向真正的高量产经济性。
- 玻璃核心基板：CTE 3–8 ppm/K 可调、介电损耗 < 0.005 @ 10GHz、表面原子级平整，适合高速高密互连。
- TGV 金属化：20–50μm 孔径、深宽比最高 6:1 的玻璃通孔，铜填充后提供低阻、可靠的垂直互连。
- 多层 RDL：线宽 / 线距低至 0.4 / 0.4μm 的细线铜大马士革布线，支持 GPU、HBM 与 I/O 芯粒的面板内互连。
配套衬底与工艺可从玻璃面板产品页、TGV 玻璃基板方案与RDL / 凸块服务获取；想了解它在封装谱系中的位置，见CoWoS / 2.5D 页与先进封装总览。
方形玻璃面板：把晶圆级封装推向更大的承载面积
应用场景
CoPoS 主要面向以下需要超大转接板与高互连密度的场景。
AI / ML 加速器
承载更大的逻辑裸片与更多 HBM 堆叠，突破晶圆级封装的尺寸上限。
HPC 高性能计算
多芯粒异构集成，在面板内完成高密度 die-to-die 布线。
超大 2.5D 封装
集成多个 HBM 与大尺寸逻辑，逼近甚至超过 9 倍光罩面积。
下一代网络芯片
高速交换与网络处理芯片，依赖低损耗、高密度的互连载体。
面板级封装（PLP）
方形面板摊薄单位成本，是面板级封装走向量产的核心载体。
高频高速互连
玻璃低介电损耗特性，服务高速 SerDes 与高频链路场景。
能力介绍
围绕面板级玻璃基板的衬底供应与配套工艺能力。
玻璃衬底供应
提供面板级玻璃衬底，材质含 Borofloat 33、熔融石英 / 石英与单晶石英，可按需定制到 510×515mm 的面板尺寸。
TGV 金属化支持
围绕玻璃通孔的成孔与金属化，提供阻挡层 / 种子层沉积与铜电镀配套，使面板获得可靠的垂直互连。
- RDL 种子层素材：为 RDL 种子层沉积提供厚度可控、表面粗糙度 < 0.5nm RMS 的硅片，利于铜层附着。
- 面板级工艺：CMP 抛光、薄膜沉积与光刻等工序适配面板格式，承接大尺寸基板加工。
- 工艺衔接：TGV、RDL、凸块与晶圆键合可成链配套，玻璃与硅转接板方案可并行验证。
- 联合开发：面板级以项目制承接，适合先做结构验证与工艺评估，再逐步放大。
玻璃面板 + TGV + 多层 RDL：构成 CoPoS 的互连底座
为什么用玻璃而不是硅
玻璃与有机基板、硅转接板相比处于中间位置：平整度优于有机基板，成本潜力优于硅；介电常数约为硅的一半，高速链路损耗更低；CTE 可在 3–8 ppm/K 区间调配以匹配芯片与 PCB；同时能做成大尺寸方形面板，走面板级封装摊薄成本。对超大面积、高密度又对成本敏感的 AI 封装而言，这些正是关键诉求。
参数规格
面板与玻璃基板、TGV 与 RDL 的典型规格，一屏看全。
面板与玻璃基板规格
| 参数项 | 典型规格 | 说明 |
|---|---|---|
| 面板尺寸 | 510 × 515mm（方形） | 替代 300mm 圆形硅转接板 |
| 面积利用率 | 约 70%（晶圆）→ 95%+（面板） | 方形格式减少边缘损耗 |
| 单位产出 | 约 4.5 ×（相对 12 英寸） | 单次承载集成更多芯片 |
| 单位成本 | 参考下降 20%–30% | 面板级摊薄，随良率与规模变化 |
| 玻璃 CTE | 3–8 ppm/K，可调配 | 匹配芯片与 PCB |
| 介电损耗 | < 0.005 @ 10GHz（tanδ） | 适合高速链路 |
| 可选玻璃 | Borofloat 33 / 熔融石英 / 单晶石英 | 按 CTE、透光与成本选型 |
TGV 与 RDL 规格
| 参数项 | 典型规格 | 说明 |
|---|---|---|
| TGV 孔径 | 20–50μm | 铜填充后提供垂直互连 |
| TGV 深宽比 | 最高 6:1 | 随玻璃厚度与成孔工艺 |
| TGV 金属化 | 阻挡 / 种子层 + 铜电镀 | 低阻、高可靠 |
| RDL 线宽 / 线距 | 低至 0.4 / 0.4μm | 细线铜大马士革布线 |
| RDL 层数 | 多层 | 支持 die-to-die / HBM / I/O 布线 |
设备与工艺装备
支撑 CoPoS 面板级加工与验证的装备类别与通用配置。
| 设备类别 | 典型配置 | 用途 |
|---|---|---|
| 面板级光刻 | 大尺寸曝光 / 步进 | 细线 RDL 图形化 |
| TGV 成孔 | 激光诱导 / 成孔工位 | 玻璃通孔加工 |
| 薄膜沉积 | PVD / PECVD / ALD | 阻挡层、种子层与绝缘层 |
| 铜电镀与 CMP | 面板级电镀 + 平坦化 | 孔内填充与 RDL 平坦化 |
| 键合与载板 | 临时键合 / 载板支撑 | 薄玻璃与面板搬运 |
| 量测与检测 | 白光干涉、SEM、X-ray | 孔径、线宽与缺陷检验 |
实际案例
以下案例均已匿名化，仅呈现可公开验证的方案与结果。
突破晶圆级尺寸上限的路线评估
客户规划的超大封装逼近光罩面积上限，需要评估面板级玻璃路线的可行性与产出收益。
结果：提供面板级玻璃衬底与 TGV / RDL 工艺评估，完成结构验证并给出产出与成本对比测算。
按 CTE 与损耗选取玻璃材质
客户需要在 Borofloat 33、熔融石英与单晶石英之间选型，兼顾热匹配、损耗与成本。
结果：按 CTE 匹配与高频损耗对比给出选型建议，并交付对应材质的面板级衬底样品。
细线 RDL 的面板级验证
研究组需要在面板格式上验证细线重布线的工艺窗口。
结果：完成面向 0.4 / 0.4μm 线宽的 RDL 打样与形貌、线宽量测，输出工艺窗口参考。
常见问题
CoPoS 和 CoWoS 是什么关系？
为什么用玻璃而不是硅做转接板？
面板级现在能量产吗？
你们能提供 CoPoS 的哪些环节？
TGV 参数可以定制吗？最小起订和打样周期是多少？
薄玻璃面板加工中容易碎吗？
面板级路线相比晶圆级到底能省多少？
Borofloat 33、熔融石英、单晶石英该怎么选？
CoPoS 能集成多大的芯片？
RDL 种子层为什么推荐用硅片？
需要 CoPoS 面板级方案或样品？
发送面板尺寸、玻璃材质、TGV / RDL 图纸与数量，工程师 24h 内给出方案与含税报价