晶圆工艺选择指南（决策表）
从「要做的结构 / 目标」出发，反推需要的工艺组合，并直达对应工艺服务页——先自助拆解，再由工程师确认可行性。
使用场景
覆盖范围
从光刻图形化到减薄与检测，15 类目标覆盖常见工艺环节
15 类常见目标的工艺映射
决策表覆盖 15 类常见目标，从图形化、刻蚀、薄膜、键合到减薄、标记与检测，逐条给出所需工艺与对应服务页。
15 类常见目标
- 开出深槽 / 深腔 / 高深宽比结构 —— 刻蚀 / DRIE
- 生长 SiO₂ / Si₃N₄ / 多晶硅等功能薄膜 —— 薄膜沉积
- 金属布线 / 电极 / 种子层（金属化）—— 薄膜沉积
- 两片晶圆叠合为一个整体 —— 晶圆键合
- 晶圆内垂直互连通孔（TSV）—— TSV 工艺
- 焊盘上长出焊球 / 铜柱 / 金凸块 —— 凸块 / UBM
- 晶圆减薄到目标厚度 —— 减薄 / Taiko
- 掩膜图形转移到晶圆（图形化）—— 光刻工艺
- 改变局部区域掺杂类型与浓度 —— 离子注入
- 打上 ID / 批次码便于追溯 —— 激光打标
- 用过硅片翻新再用 —— 晶圆再生
- 验证几何参数与表面质量 —— 检测与认证
- 整片分成小片 / 异形片 / 改尺寸 —— 激光切割
- 重新布置焊盘位置（RDL）—— RDL 工艺
- 柔性缓冲层 / 应力释放层 / 图形化 PI —— PI 加工
三个容易踩的坑
- 工艺顺序排错：高温工艺（热氧化、退火）必须排在金属化与键合之前；先做铝电极再进高温炉会直接报废。把完整流程发给我们，工程师会帮您审核顺序。
- 忽略衬底与工艺的兼容性：石英不能进常规硅扩散炉的某些温区，GaAs/InP 需要专用刻蚀与清洗药液，下单前请先确认材料与工艺的匹配（可参考材料特性指南）。
- 把检测留到最后：键合前的 TTV / 颗粒检测、减薄中的厚度监控都属于过程质量控制，建议把检测节点写进工艺单，而不是只在出货时测一次。
参数与数据
「目标 → 工艺 → 服务页」决策表
| 要做的结构 / 目标 | 需要的工艺 | 典型场景 | 对应服务 |
|---|---|---|---|
| 在硅片上开出深槽 / 深腔 / 高深宽比结构 | DRIE 深硅刻蚀（Bosch 工艺） | MEMS 惯性器件、微流道、硅通孔预制 | 刻蚀 / DRIE |
| 在表面生长 SiO₂ / Si₃N₄ / 多晶硅等功能薄膜 | 热氧化、LPCVD、PECVD、ALD | 栅氧、绝缘层、掩膜层、钝化层 | 薄膜沉积 |
| 做金属布线 / 电极 / 种子层（金属化） | PVD 溅射 / 蒸发 + 光刻剥离或刻蚀 | Al、Ti/Pt/Au 电极、UBM 种子层 | 薄膜沉积 |
| 把两片晶圆叠合为一个整体 | 直接键合 / 阳极键合 / 共晶键合 / 胶合 / 临时键合 | MEMS 盖帽、SOI 制备、3D 堆叠、减薄载片 | 晶圆键合 |
| 在晶圆内做垂直互连通孔（TSV） | 打孔 → 绝缘 → 种子 → 电镀填充 → CMP | 2.5D/3D 封装、CMOS 图像传感器 | TSV 工艺 |
| 在焊盘上长出焊球 / 铜柱 / 金凸块 | UBM 制备 + 电镀 / 植球 / 回流 | 倒装焊、WLP、HBM 与 CoWoS 配套 | 凸块 / UBM |
| 把晶圆减薄到目标厚度（如 100μm / 50μm） | 背面研磨 + 抛光 / Taiko / 临时键合支撑 | 功率器件背面工艺、HBM、叠 die 封装 | 减薄 / Taiko |
| 把掩膜图形转移到晶圆上（图形化） | 接触式 / 步进式光刻，配套掩膜版 | 线宽 0.5μm 级以上的图形定义 | 光刻工艺 |
| 改变局部区域的掺杂类型与浓度 | 离子注入 + 高温退火激活 | PN 结、阱区、电阻区、截止环 | 离子注入 |
| 给晶圆打上 ID / 批次码便于追溯 | 激光打标（SEMI 标准字体） | 来料追溯、产线批次管理 | 激光打标 |
| 把用过的硅片翻新再用 | 去膜 → 研磨抛光 → 清洗 → 检测分级 | Dummy / 监控片循环降本 | 晶圆再生 |
| 验证晶圆几何参数与表面质量 | TTV / Bow / Warp / 颗粒 / 金属污染 / 膜厚检测 | 来料验证、出厂 CoC、键合前确认 | 检测与认证 |
| 整片晶圆分成小片 / 异形片 / 改尺寸 | 激光切割 / 划片 | 科研小样、异形衬底、die 分离 | 激光切割 |
| 重新布置焊盘位置（重布线 RDL） | 介质层（PI/BCB）+ 光刻 + 电镀铜，可多层 | 扇出封装、转接板、芯片到基板接口转换 | RDL 工艺 |
| 做柔性缓冲层 / 应力释放层 / 图形化 PI | 聚酰亚胺涂布、固化与图形化 | 柔性衬底、凸块下缓冲、RDL 介质 | PI 加工 |
按应用场景推荐的工艺组合
| 应用场景 | 典型工艺链 | 备注 |
|---|---|---|
| MEMS 压力 / 惯性传感器 | SOI 衬底 → 光刻 → DRIE → 阳极键合（玻璃盖帽）→ 减薄 → 划片 | 键合气密性与颗粒控制是关键 |
| 功率器件背面工艺 | 正面完成后 → Taiko 减薄 → 背面注入 → 背面金属化 | SiC 减薄损耗大，建议留足厚度余量 |
| 2.5D / 3D 先进封装 | 转接板 TSV / TGV → RDL → 凸块 → 临时键合减薄 → 混合键合 | 详见 AI 与先进封装总览 |
| 产线 Dummy / 监控片循环 | 废片回收 → 再生抛光 → 检测分级 → 回用 | 综合成本可显著下降，见 晶圆再生 |
| 高校工艺教学 / 原型验证 | Test 硅片 → 氧化 / 氮化 → 光刻 → 刻蚀 / 金属化 | 小批量即可起订，报销资料齐全 |
典型器件的代表工艺流
如果你已知要做的器件类型，可参考下表从「器件 → 完整工艺链 → 涉及服务」一步到位。这些流程是代表性示例而非完整规格书，实际设计各有差异，可作为与工程师沟通的起点。
| 器件类型 | 代表工艺流 | 涉及服务 |
|---|---|---|
| MEMS 惯性传感器 | 衬底 → 热氧化 SiO₂ 隔离 → Si₃N₄ 保护 → DRIE 结构刻蚀 → HF 气相释放 → 晶圆键合气密封装 | 刻蚀 / DRIE、薄膜、键合 |
| CMOS / SOI 器件 | SOI 片 → STI 沟槽刻蚀与填充 → 栅极堆叠 → 侧墙 → 硅化物 → PECVD ILD 与金属化 | SOI 晶圆、光刻、薄膜 |
| GaN HEMT 功率器件 | GaN 外延片 → 台面隔离（DRIE/RIE）→ 栅槽刻蚀 → 栅金属化 → SiNx 钝化 → 欧姆接触 → 场板 | GaN 衬底 / 外延、刻蚀、薄膜 |
| TSV / 3D 转接板 | 器件片 → TSV DRIE（约 10:1）→ 侧壁绝缘 → 阻挡 / 种子层 → 铜电镀填充 → CMP → 背面减薄 → TSV 露头 → RDL | TSV 工艺、减薄、RDL |
| 硅光 PIC（光子集成） | SOI（顶层 Si / BOX）→ 波导图形（DUV 或电子束光刻）→ Si 刻蚀 → SiO₂ 上包层 → CMP → 光栅耦合器刻蚀 → Ge 外延探测器 → 金属接触 → 划片 | SOI 晶圆、光刻、刻蚀 |
| SAW / BAW 滤波器 | 压电衬底（LiNbO₃ 或 AlN-on-Si）→ IDT 金属化（Al）→ 剥离或 RIE → 晶圆级盖帽键合 → 共晶气密封装 → 划片 | 压电 / 镀膜衬底、薄膜、键合 |
| 功率 SiC MOSFET | 4H-SiC + n 外延 → P 阱注入（Al，高温激活）→ 栅氧（热氧化 + NO 退火）→ 多晶硅栅 → ILD → 欧姆接触（Ni，RTA）→ 源金属 → 钝化 → 背面漏极金属 | SiC 衬底、离子注入、减薄 |
| 红外微测辐射热计 | CMOS ROIC → 牺牲层（PI）→ 敏感层（VOx / a-Si）→ 电极通孔刻蚀 → 反射层 → 牺牲层释放 → 晶圆级真空封装 | 薄膜、刻蚀、键合 |
| 扇出型晶圆级封装（FOWLP） | 已知合格裸片 → 载片贴装 → EMC 塑封 → 解键合 → RDL（1–4 层）→ UBM → 焊球 / 铜柱 → 背面保护 → 测试分选 | RDL、凸块 / UBM、减薄 |
工艺前置条件与兼容性速查
把工艺排进流程前，先核对材料与工序的兼容性，能避免大量返工。下表汇总最常被忽略的几类约束：
| 材料 / 状态 | 不适用或需注意的工序 | 原因 | 建议做法 |
|---|---|---|---|
| 石英 / 玻璃 | 常规硅片高温扩散炉（约 1000℃ 以上） | 高温下软化变形、且易污染硅炉管 | 改用低温 PECVD 与激光加工，走专用工艺 |
| GaAs / InP | 硅标准清洗与刻蚀线 | 含 As / P 成分会交叉污染硅产线 | 使用专用设备与药液，下单前确认 |
| SiC | 常规研磨减薄参数 | 硬度高，减薄损耗大、速率慢 | 预留厚度余量，采用专用研磨与抛光 |
| 已完成金属化的晶圆 | 金属化之后的高温炉工序（约 450℃ 以上） | 金属熔化 / 扩散、界面反应 | 把高温工艺全部排在金属化之前 |
| 超薄片（<100μm） | 无支撑的直接搬运与减薄 | 机械强度不足，易碎、易翘曲 | 先做临时键合支撑，减薄后解键合 |
| 需背面工艺的器件片 | 未做正面保护直接背面加工 | 正面图形与膜层受损、颗粒污染 | 正面先做保护层或临时键合，再做背面工序 |
数据来源与工具
数据来源
决策表依据常见工程实践与器件典型工艺流整理，打标、几何与检测类内容引用 SEMI 相关标准；具体项目以评估结论为准。
自查工具
先用「目标 → 工艺」决策表梳理清单，再用兼容性速查与三个易踩的坑自查；材料层面可参考材料特性指南。
工程师核对
流程超过十几步时，建议把完整工艺单发给工程师逐条核对顺序与兼容性，避免高温工序与金属化、键合的先后顺序出错。
应用示例
MEMS
传感器工艺链梳理
某 MEMS 项目按结构目标依次确认 SOI 衬底、光刻、DRIE、阳极键合与减薄划片，把每一步对应到服务页后逐项评估可行性。
结构目标映射为可执行工艺链
功率器件
背面工艺路线规划
某功率器件项目在正面工艺完成后规划 Taiko 减薄、背面注入与背面金属化，并按材料特性预留 SiC 减薄的厚度余量。
高温工序排布避免返工
先进封装
转接板工艺衔接
某封装团队把 TSV / TGV、RDL、凸块、临时键合减薄与混合键合排成工艺清单，核对各环节的前置条件与温度上限。
多工序衔接一次对齐
常见问题
我只知道要做的结构，不确定工艺路线，可以直接委托吗？
可以。把目标结构的图纸、材料与性能要求通过询价入口发给我们，工程师会在 24 小时内给出工艺拆解、可行性评估与分项报价，确认后再排产。
多道工艺可以一条龙做完吗，还是要分多家供应商？
上表所列工艺大部分可在我们的工艺链内连续完成（如光刻→刻蚀→薄膜→键合→减薄→检测），减少晶圆在多家供应商之间周转带来的污染与交期风险。个别特殊工序（如特定外延）会明确告知并协助衔接。
小批量打样和大批量量产的工艺报价差别大吗？
打样主要成本是掩膜版与工艺调试，单片价格较高；进入批量后调试成本摊薄，单片价格可显著下降。建议打样阶段就与我们确认量产目标参数，避免重复调试。批量可签年度框架协议锁定产能与价格。
如何判断该选 DRIE 还是激光切割来开孔？
看孔径、精度与侧壁要求：微米级孔径、高深宽比、垂直侧壁选 DRIE；毫米级开孔、异形轮廓、对侧壁粗糙度不敏感选激光切割，成本也低得多。TSV 互连孔必须走 DRIE + 电镀填充路线。
我的工艺流程里有十几步，怎么确认顺序没排错？
记住三条主线即可自查：① 高温工序（热氧化、扩散、退火）排在金属化与键合之前；② 需要减薄或背面工艺的，先做正面保护或临时键合；③ 检测节点穿插在关键工序之间，而不是只在最后。把完整流程表发给工程师，我们会逐条核对顺序与兼容性。
异质材料叠层（如 GaN-on-SiC、玻璃 + 硅）工艺上要注意什么？
核心是热膨胀系数（CTE）匹配与工艺温度上限。CTE 差异大的叠层在升降温过程中会产生应力，导致开裂或翘曲，需要靠缓冲层、键合温度曲线与退火工艺来释放。可先用材料特性指南核对两种材料的 CTE，再把温度曲线发给我们评估。
为什么有的工序必须用临时键合？
当晶圆要减薄到 100μm 以下，或在背面做图形化、TSV 露头等工序时，裸片机械强度不足以承受搬运与加工，需要先用临时键合把器件片固定到载片上，完成后再解键合。是否必须上临时键合，取决于目标厚度、背面工序复杂度与设备兼容性。
决策表里的 15 类目标都包含什么？
覆盖开深槽、长功能薄膜、金属化、键合、TSV、凸块、减薄、图形化、掺杂、打标、再生、检测、切割、RDL 与 PI 加工，每类都链接到对应服务页。
哪些材料与工艺不能直接搭配？
例如石英与玻璃不宜进约 1000℃ 以上的常规硅扩散炉，GaAs/InP 需用专用清洗与刻蚀线，SiC 减薄损耗大要预留厚度余量，避免交叉污染或报废。
工艺顺序排错通常有哪些典型表现？
最常见的是把高温工序排在金属化或键合之后，导致电极或键合层受损；其次是忽略材料与工艺兼容性，以及只在出货时才做检测，建议把检测节点写进工艺单。
把结构图或目标参数发给工程师，24 小时拆解成工艺清单与报价
全流程一站完成 · 含税人民币报价 · 工程师中文直连