晶圆与半导体行业术语表

A–C 组

Annealing（退火）：通过受控加热—冷却过程修复晶格损伤、激活掺杂或消除缺陷的热处理工艺。氩气退火片可降低 COP 缺陷，适合先进栅氧工艺。

Bonding（键合）：将两片晶圆或芯片永久/临时结合在一起的工艺，包括直接键合、阳极键合、共晶键合等，详见晶圆键合服务。

Bow（弯曲度）：晶圆中心点相对于由边缘三点确定的参考平面的偏离量，反映整体弯曲程度，单位为 μm。数值过大影响光刻对准与吸附。

BOX（Buried Oxide，埋氧层）：SOI 晶圆中夹在顶层硅与衬底硅之间的二氧化硅绝缘层，厚度通常几十纳米到数微米，是 SOI 器件隔离性能的关键。

CMP（化学机械抛光）：化学腐蚀与机械研磨协同的全局平坦化工艺，用于晶圆抛光、层间介质平坦化与铜互连。也是晶圆再生的核心工序。

COP（Crystal Originated Particle，晶体原生颗粒）：直拉硅晶体生长时形成的原生空洞缺陷，在表面清洗后表现为微小凹坑。先进工艺对其敏感，退火片可显著降低。

CZ（Czochralski，直拉法）：从熔融硅中提拉单晶锭的主流方法，产量大、成本低，但含氧量较高。绝大多数市售硅片为 CZ 片。

AlN（氮化铝）：宽禁带（约 6.2eV）压电材料，热导率高，用于 BAW 滤波器、功率器件散热层与深紫外相关器件，常以 AlN/Si、AlN 薄膜形式提供，见镀膜衬底。

AR（Aspect Ratio，深宽比）：刻蚀孔 / 槽的深度与开口宽度之比。DRIE 可实现 10:1 甚至更高，是 TSV 与 MEMS 结构的关键指标。

BOE（Buffered Oxide Etch，缓冲氧化刻蚀液）：氢氟酸与氟化铵配成的湿法刻蚀液，用于稳定可控地刻蚀 SiO₂，速率随配比调节。

C-SAM（超声扫描显微镜）：利用超声波在界面反射成像的无损检测手段，用于键合界面空洞、分层检测，见检测与认证。

CVD（Chemical Vapor Deposition，化学气相沉积）：通过气相前驱体在衬底表面反应成膜的工艺统称，包括 LPCVD、PECVD、ALD 等，用于沉积氧化硅、氮化硅与多晶硅。

CMOS（互补金属氧化物半导体）：由 NMOS 与 PMOS 构成的主流集成电路工艺，功耗低、集成度高，是数字与模拟芯片的制造基础。

D–F 组

Dummy Wafer（挡片/假片）：用于炉管填充、设备暖机、工艺监控的非器件用片，成本远低于正片，详见测试片 / Dummy 专页。

DRIE（Deep Reactive Ion Etching，深反应离子刻蚀）：基于 Bosch 工艺的深硅刻蚀技术，可实现高深宽比垂直结构，是 MEMS 与 TSV 的核心工艺，详见刻蚀 / DRIE 服务。

DSP（Double Side Polished，双面抛光）：正反两面均为抛光镜面的硅片，用于双面光刻、键合与红外光学应用。相对的单面抛光记作 SSP。

EPD（Etch Pit Density，位错腐蚀坑密度）：用择优腐蚀液显现晶体位错后统计的坑密度（个/cm²），是衡量晶体质量的重要指标，化合物衬底（GaAs/InP/SiC）验收常用。

Edge Exclusion（边缘排除区）：晶圆边缘不计入有效面积的一圈区域（常见 2–5mm），该区域内允许存在崩边、雾状等缺陷。

Epi / 外延（Epitaxy）：在单晶衬底上按衬底晶向继续生长单晶薄膜的工艺，常见 P/P+、N/N+ 结构，详见硅外延片。

Flat（参考面）：小尺寸晶圆圆周上磨出的平边，用于晶向定位与导电类型标识，判定规则见SEMI 标准参考。

FOUP（前开式晶圆盒）：300mm 晶圆的标准自动化载具，前开门设计配合设备 Load Port 使用。科研小批量多用单片盒或花篮。

FZ（Float Zone，区熔法）：无坩埚悬浮区熔拉晶工艺，纯度极高，可做出 1000 Ω·cm 以上的高阻硅片，用于射频、探测器与高压器件。

Die（裸片）：从整片晶圆划片分离出的单个芯片，指尚未封装的裸芯片，是封装工序的输入单元。

EBL（Electron Beam Lithography，电子束光刻）：用聚焦电子束直接书写纳米级图形，分辨率远高于光学光刻，常用于掩膜制版与小批量研发，见光刻工艺。

Fab（晶圆厂）：从事晶圆制造的产线 / 工厂，常按产线直径（6 吋厂、8 吋厂、12 吋厂）划分世代。

G–N 组

Ingot（晶棒/晶锭）：拉晶得到的圆柱形单晶锭，经滚圆、切片、研磨、抛光后成为晶圆。批量采购可按晶棒定制直径与电阻率。

Interposer（转接板）：2.5D 先进封装中位于芯片与基板之间的高密度互连层，分硅转接板与玻璃转接板，详见CoWoS / 2.5D 页面。

LPCVD（低压化学气相沉积）：在低压环境下进行的 CVD 工艺，膜厚均匀性好，常用于沉积 Si₃N₄、多晶硅与 TEOS 氧化层，见薄膜沉积服务。

MEMS（微机电系统）：在晶圆上集成机械结构与电路的微型器件，如加速度计、压力传感器、麦克风，常用 SOI、玻璃与键合工艺，见MEMS 应用页。

Notch（缺口）：6 英寸及以上晶圆边缘的 V 形定位小缺口，位于 <011> 方向，替代 Flat 实现晶向定位。

N 型 / P 型：硅中掺磷/砷/锑（施主）为 N 型，掺硼（受主）为 P 型。重掺片电阻率可低至 0.001 Ω·cm，用作衬底或电极。

GaAs（砷化镓）：直接带隙化合物半导体，电子迁移率远高于硅，用于射频器件、VCSEL 与光通信，见GaAs / InP 衬底。

GaN（氮化镓）：宽禁带化合物半导体，用于功率 HEMT、射频与 microLED，通常异质外延生长在 Si、SiC 或蓝宝石衬底上，见SiC / GaN 衬底。

Getter（吸气剂）：封装腔内用于吸收残余气体、维持真空或惰性气氛的材料，真空器件与晶圆级封装常用。

Haze（雾度）：晶圆抛光表面残留的雾状散射现象，反映微观粗糙度与残留缺陷，是外延片验收指标之一。

HF（氢氟酸）：湿法刻蚀 SiO₂ 的常用药液，可与 NH₄F 配成 BOE 以稳定刻蚀速率，操作需严格防护。

HMDS（六甲基二硅氮烷）：光刻前处理用的增粘剂，在晶圆表面形成疏水层，提升光刻胶附着力。

KOH（氢氧化钾）：对硅各向异性湿法刻蚀的碱性药液，(100) 面刻蚀速率远高于 (111) 面，用于制作硅微结构与 V 型槽。

Lift-off（剥离工艺）：先做反向光刻胶图形、再镀膜，最后溶胶去膜只保留目标区域金属，适合难以刻蚀的金属，见薄膜沉积。

MOCVD（金属有机化学气相沉积）：外延生长 III-V 族与 GaN 的主流方法，广泛用于 LED、功率与射频外延片制备。

MPD（Micropipe Density，微管密度）：SiC 晶体中中空管状缺陷的密度（cm⁻²），是 SiC 衬底质量与良率的核心指标之一。

O–S 组

PECVD（等离子体增强 CVD）：利用等离子体降低反应温度的 CVD 工艺，可在 200–400℃ 沉积 SiO₂/Si₃N₄，适合有金属层或温敏结构的后续工序。

Photomask（光刻掩膜版）：承载电路图形的石英/苏打玻璃基板，铬层图形决定曝光图案，详见光刻掩膜版。

Photoresist（光刻胶）：感光高分子材料，曝光显影后形成图形掩模，分正胶、负胶与厚胶，见光刻胶与化学品。

Prime Wafer（正片）：最高等级硅片，颗粒、金属污染、平整度全面达标，用于量产流片与关键工艺开发。对应现货见硅晶圆衬底。

RDL（Redistribution Layer，重布线层）：在晶圆表面重新排布 I/O 焊盘位置的金属布线层，是扇出型封装与 2.5D/3D 集成的基础，见RDL 工艺服务。

Reclaim Wafer（再生片）：使用过的测试片/挡片经研磨、抛光、清洗再生后重新利用的硅片，成本约为新片三到五成，详见晶圆再生服务。

SOI（Silicon on Insulator，绝缘体上硅）：由顶层器件硅 / BOX 埋氧层 / 衬底硅构成的三明治结构晶圆，用于射频、功率与 MEMS，见SOI 晶圆。

SSP（Single Side Polished，单面抛光）：仅正面抛光的硅片，背面为研磨面，价格略低于 DSP，是最常见的供货形态。

PVD（Physical Vapor Deposition，物理气相沉积）：以溅射、蒸发等物理方式沉积金属与介质薄膜，用于电极、种子层与 UBM，见薄膜沉积。

RIE（Reactive Ion Etching，反应离子刻蚀）：等离子体辅助的干法刻蚀，兼具物理轰击与化学反应，用于介质与化合物半导体图形刻蚀。

RCA 清洗：由 SC1（NH₄OH/H₂O₂）与 SC2（HCl/H₂O₂）组成的标准湿法清洗流程，依次去除颗粒与金属污染。

SiC（碳化硅）：宽禁带半导体，热导率高、耐高压高温，4H-SiC 为功率器件主流衬底，见SiC / GaN 衬底。

SiGe（硅锗）：硅中掺入锗形成的合金，用于应变工程提升载流子迁移率，常见于 SiGe 外延与 BiCMOS 工艺。

Slip Line（滑移线）：晶体在热应力作用下产生的位错滑移痕迹，外延与高温工艺后需检测，影响器件良率。

SPC（Statistical Process Control，统计过程控制）：用统计方法监控工艺稳定性的质量管理手段，产线过程控制与异常预警常用。

T–W 组

Taiko：一种晶圆减薄工艺，保留晶圆边缘一圈厚环、仅减薄中心区，兼顾超薄厚度与机械强度，常用于功率器件与存储片，见减薄 / Taiko 服务。

Test Wafer（测试片）：参数略宽于 Prime 的次级硅片，用于工艺研发、设备验证与高校科研，性价比突出，见测试片专页。

TGV（Through Glass Via，玻璃通孔）：在玻璃基板上打孔并金属化实现垂直互连的技术，是玻璃转接板的核心，见玻璃衬底 / TGV。

TSV（Through Silicon Via，硅通孔）：穿透硅晶圆的垂直互连结构，用于 HBM、2.5D/3D 集成与 CIS，工艺流程见TSV 工艺服务。

TTV（Total Thickness Variation，总厚度偏差）：晶圆全片最高点与最低点厚度之差，Prime 级硅片通常 ≤1.5μm，是光刻焦深与键合质量的关键参数。

UBM（Under Bump Metallization，凸块下金属化层）：焊盘与凸块之间的粘附/阻挡/润湿多层金属结构（如 Ti/Cu/Ni），决定凸块可靠性，见凸块 / UBM 服务。

VCSEL（垂直腔面发射激光器）：出光方向垂直于衬底的半导体激光器，广泛用于人脸识别与激光雷达，多用 GaAs 衬底。

Warp（翘曲度）：自由状态下晶圆中面偏离参考平面的最大距离，反映整体翘曲，薄膜应力大的片子（如厚氧化片）翘曲显著。

Wafer ID（晶圆标识）：晶圆上的唯一识别码，通常以 SEMI OCR 字体激光打标在背面边缘，用于批次追溯与设备自动读码。

WAT（Wafer Acceptance Test，晶圆允收测试）：划片前对晶圆上的测试结构做的电性测量，用于判定工艺是否达标，是产线良率监控的关键环节。

X–Z 组

X-Ray 检测：用 X 射线透视晶圆或封装体内部，无损检测空洞、裂纹与层间对齐，常用于键合质量与封装检验，见检测与认证。

Yield（良率）：合格芯片数占投片芯片总数的比例，是衡量工艺成熟度与成本的核心指标。

零缺陷（Zero Defect）：追求批次内无致命缺陷的质量理念，需要靠过程控制、统计监控与全检数据共同支撑。

中文高频词组

电阻率：表征半导体导电能力的体参数（Ω·cm），由掺杂浓度决定，是硅片选型的首要电学参数。

颗粒度（Particle）：晶圆表面≥特定粒径的颗粒数量，Prime 片按 0.1–0.2μm 阈值考核，随片检测报告会给出实测值。

金属污染：Fe、Cu、Ni 等金属杂质在表面/体内的含量（atoms/cm²），先进工艺要求 1E10 量级以下。

少数载流子寿命：非平衡载流子复合前的平均存活时间，反映晶体纯度与缺陷水平，探测器与功率器件用片会考核。

晶向：晶圆表面的晶体学取向（<100>/<111>/<110>），决定刻蚀各向异性、氧化速率与载流子迁移率，选型规则见硅片选型指南。

减薄：通过背面研磨/CMP 将晶圆减至目标厚度的工艺，可实现 50μm 级超薄，常与临时键合配套。

键合对准：键合前两片晶圆图形的对位精度，双面红外对位可达 ±1μm 级，混合键合要求亚微米。

来料加工：客户提供晶圆、由我们完成指定工艺的协作模式，支持光刻、镀膜、刻蚀、减薄、切割等工序，见定制加工。

花篮（Cassette）：承载多片晶圆在工序间周转的载具，材质分 PP/PFA/PEEK/金属，按尺寸与耐温选型。

划片（Dicing）：将整片晶圆切割成单颗芯片的工序，分砂轮切割与激光切割，异形小片也可按需改切。