lucas@ginechip.com|工作日 9:00–18:00 工程师在线
联系我们

硅外延片（Epi Wafer）定制供应

P/P+、N/N+、多层与埋层外延结构按图定制，外延层厚度与电阻率精确可控，随片提供厚度、电阻率与缺陷检测数据。

产品介绍

硅外延片是在单晶硅抛光衬底上，通过化学气相沉积（CVD）生长一层晶格延续的单晶硅薄膜。外延层的掺杂类型与电阻率可以独立于衬底自由设计，从而在重掺低阻衬底上获得高质量的轻掺器件层——这是功率器件、CMOS 与图像传感器提升性能与良率的关键结构。

外延生长后呈现彩虹反光的硅外延片表面

硅外延片：外延层厚度与电阻率按图定制

应用场景

CMOS 逻辑与存储

P/P+ 外延结构抑制闩锁效应、降低衬底噪声耦合，是先进 CMOS 工艺的标准配置。

功率器件

N/N+ 外延为功率 MOSFET、IGBT 与快恢复二极管提供精确可控的漂移区，兼顾击穿电压与导通电阻，详见功率电子应用。

CMOS 图像传感器

厚 P 型外延层延长光生载流子收集路径，提升近红外量子效率并抑制串扰，详见MEMS 与传感器应用。

双极 / BCD 模拟工艺

埋层外延降低集电极串联电阻，广泛用于电源管理与模拟芯片。

肖特基 / 快恢复二极管

N/N+ 结构提供低串联电阻与可控击穿特性，适合整流与续流场景。

高压器件（>3.3kV）

N/N+ 高阻厚外延层满足高压漂移区设计，详见定制加工。

能力介绍

  • 衬底与外延一体化供应：可在本页直接定义衬底 + 外延完整规格，无需分别采购；
  • 外延后加工：外延片可继续配套薄膜沉积、减薄等工艺；
  • 检测与认证：厚度（红外反射法）、电阻率（四探针/CV）、缺陷（表面检测）随片数据，详见检测与认证；
  • 小批量研发批与量产框架均可承接，研发批单片可订。
外延反应室内硅片外延生长工艺

外延后随片提供厚度、电阻率与缺陷检测数据

参数规格

参数定制范围

参数项可定制范围备注
衬底尺寸4 / 5 / 6 / 8 / 12 英寸8 英寸产能最充足
外延层厚度0.5 – 150 μm厚度均匀性典型 ±2% 以内
外延层电阻率0.1 – 100 Ω·cm（可协商更宽范围）电阻率均匀性典型 ±3% 以内
掺杂元素磷（P）/ 砷（As）/ 锑（Sb）/ 硼（B）重掺衬底常用砷、锑减少自掺杂
过渡区控制陡直过渡 / 缓变过渡可选影响击穿电压与串联电阻设计
衬底参数晶向 <100>/<111>，电阻率 0.001 – 50 Ω·cm衬底规格与外延层独立定义
缺陷控制层错、滑移线、雾状缺陷（haze）按 SEMI 标准检测随片提供检测报告

按应用选型对照表

应用方向推荐结构外延层厚度外延层电阻率
CMOS 逻辑 / 防闩锁P/P+2–10μm1–20 Ω·cm
功率 MOSFET / IGBTN/N+（厚漂移区）10–150μm0.1–50 Ω·cm（按耐压定）
CMOS 图像传感器（CIS）P/P+（厚吸收层）4–15μm10–100 Ω·cm
双极 / BiCMOS埋层外延 N/N+2–15μm0.5–10 Ω·cm
肖特基 / 快恢复二极管N/N+5–50μm0.5–20 Ω·cm
高压器件（>3.3kV）N/N+ 高阻厚层50–150μm> 100 Ω·cm

外延结构类型

结构类型结构说明典型应用
P/P+ 外延P 型轻掺外延层生长在 P 型重掺（硼）衬底上CMOS 逻辑、CMOS 图像传感器（CIS）、防闩锁结构
N/N+ 外延N 型轻掺外延层生长在 N 型重掺（砷/锑）衬底上功率 MOSFET、肖特基二极管、双极晶体管
P/N 或 N/P 外延外延层与衬底导电类型相反，形成体内 PN 结隔离高压器件、智能功率 IC（BCD 工艺）
多层外延依次生长两层及以上不同掺杂/电阻率的外延层超级结（SJ）器件、特殊漂移区设计
埋层外延先在衬底上扩散/注入形成埋层图形，再覆盖外延层双极与 BCD 工艺的低阻集电极埋层

外延掺杂剖面类型

外延层的掺杂剖面是器件设计的主参数，直接决定击穿电压、导通电阻与开关特性。我们可提供以下四类剖面：

剖面类型特点过渡区典型应用
均匀掺杂整层电阻率恒定，控制性最好—功率器件漂移区、CIS 吸收层、模拟外延
缓变掺杂电阻率在两目标值之间渐变1–10μmPIN 二极管、射频双极器件的漂移场
多层外延两层及以上不同掺杂子层连续生长陡直或缓变超级结 MOSFET、IGBT 场截止层
埋层外延衬底/外延界面处形成重掺埋层界面处BiCMOS、射频 HBT 的低阻集电极

CVD 硅源（前驱体）对比

外延反应的硅源气体决定沉积温度、速率与自掺杂抑制能力，是工艺窗口选择的重要依据：

参数硅烷 SiH₄二氯硅烷 SiH₂Cl₂三氯硅烷 SiHCl₃
沉积温度650–900℃1050–1150℃1100–1200℃
沉积速率0.2–2 μm/min0.5–3 μm/min1–5 μm/min
自掺杂抑制有限较好最好（氯清洗作用强）
适用场景低温薄层、选择性外延、SiGe通用外延（4–8 英寸）厚层功率器件外延（6–8 英寸）

设备与工艺装备

外延片在抛光衬底基础上增加外延生长与检测环节，主要设备类别与用途如下：

设备类别典型配置用途
外延反应室常压 / 减压 CVD 外延炉（含预热与吹扫循环）生长晶格延续的单晶硅外延层，控制厚度与掺杂
晶体生长炉直拉（CZ）单晶炉提供外延用重掺衬底单晶锭
线切割机多线切割（金刚线）衬底切片，控制厚度与翘曲
研磨 / 抛光机化学机械抛光（单 / 双面）获得 Epi-Ready 衬底表面，保证外延质量
清洗机RCA / 兆声波清洗线外延前去除颗粒与金属污染
检测设备红外反射测厚、四探针/CV 电阻率、表面缺陷检测随片出具厚度、电阻率与缺陷检测数据

实际案例

功率器件

N/N+ 厚漂移区外延定制

某功率器件团队开发耐压 1.2kV 器件，需要 N/N+ 厚外延层，对厚度与电阻率一致性有明确公差要求。

结果：按目标击穿电压反推外延参数，以 8 英寸厚层外延交付，随片提供多点厚度与电阻率数据。

图像传感器

P/P+ 厚吸收层外延片

某图像传感器项目需要厚 P 型外延层提升近红外响应，同时控制外延层缺陷水平。

结果：定制 P/P+ 结构与厚吸收层厚度，随片提供缺陷与雾状缺陷检测报告，帮助客户优化量子效率。

模拟工艺

埋层外延小批量研发批

某模拟芯片团队在 BCD 工艺中需要埋层外延结构做低阻集电极验证，量小且交期紧。

结果：研发验证批支持小批量起订，衬底 + 埋层 + 外延一体化交付，2–3 周内完成出货。

常见问题

外延片和抛光片有什么区别，我的工艺该用哪种？
抛光片是均匀掺杂的单一晶体；外延片在重掺衬底上叠加了参数独立设计的轻掺器件层。凡涉及闩锁抑制（CMOS）、漂移区设计（功率器件）或光电收集层（CIS）的工艺，通常必须使用外延片；普通流片验证与 MEMS 结构件用抛光硅片即可。
定制外延片需要提供哪些信息？
请提供：衬底尺寸与晶向、衬底导电类型与电阻率、外延层导电类型与目标电阻率（含公差）、外延层厚度（含公差）、过渡区要求与数量。有器件仿真目标（如击穿电压）时可直接给出，由工程师反推外延参数。
定制外延片的交期和起订量是多少？
常规结构（P/P+、N/N+，厚度 2–20μm）小批量一般 2–3 周交付；多层外延与埋层外延需排产评估，一般 4–6 周。研发验证批支持小批量起订，量产可签年度框架锁定产能与价格。
外延层电阻率的均匀性如何保证？
每批外延片随片提供中心与边缘多点四探针电阻率数据，批内均匀性典型控制在 ±3% 以内；对均匀性有更苛刻要求（如 ±1.5%）的项目请在询价时注明，我们将单独评估工艺窗口并书面确认。
过渡区（transition width）怎么控制？对器件有什么影响？
过渡区指衬底与外延层之间掺杂的过渡宽度。可通过反应室吹扫循环与温度爬升速率控制为陡直或缓变两类。较窄的过渡区有利于获得更明确的击穿特性与更低串联电阻，缓变过渡则用于需要特定漂移场分布的设计。请在需求中注明过渡区要求或直接给出目标击穿电压。
外延片能否直接做后续器件工艺？
可以。外延片在完成外延后可按需继续配套薄膜沉积、光刻、减薄与检测等工艺，实现衬底到器件结构的连续加工。
外延结构有哪些类型，怎么选？
常见有 P/P+（CMOS 防闩锁、CIS）、N/N+（功率 MOSFET、肖特基）、P/N 或 N/P（高压与 BCD 隔离）、多层（超级结）与埋层外延（BiCMOS 低阻集电极），按器件需求选择。
掺杂剖面可以定制吗？
可以提供均匀、缓变、多层与埋层四类剖面：均匀掺杂控制性最好，缓变过渡区 1–10μm，多层用于超级结与 IGBT 场截止层，埋层用于低阻集电极。
外延用什么硅源气体，怎么影响工艺？
常用硅烷 SiH₄（650–900℃、低温薄层）、二氯硅烷（1050–1150℃、通用）与三氯硅烷（1100–1200℃、厚层功率外延），硅源决定沉积温度、速率与自掺杂抑制。
外延层厚度和电阻率能定制到什么范围？
衬底尺寸 4–12 英寸（8 英寸产能最充足），外延层厚度 0.5–150μm（均匀性典型 ±2%），电阻率 0.1–100 Ω·cm（均匀性典型 ±3%），掺杂可选 P/As/Sb/B。

需要定制外延结构或工艺？

发送衬底与外延参数，工程师 24h 内给出报价与可行性评估

立即询价