硅转接板（Interposer）
200/300mm 硅转接板：TSV 深宽比最高 15:1、RDL 线宽/间距最细 0.4/0.4μm，覆盖无源、有源与高阻射频三类，支持 2.5D Chiplet 与 HBM 集成。
产品介绍
硅转接板（Silicon Interposer）是 2.5D/3D 先进封装中的高密度互连载体，位于芯粒（Chiplet）与有机封装基板之间：正面/背面以多层铜布线（RDL）完成细线路横向互连，以硅通孔（TSV）完成垂直电气馈通，从而提供有机基板难以达到的布线密度，缩短互连长度、降低信号延迟。
我们供应无源 TSV 转接板、有源转接板（介质中嵌入局部硅互连 LSI 小片）与高阻射频转接板三类，直径覆盖 200mm（8 英寸）与 300mm（12 英寸），厚度 100–775μm，超薄 50–100μm 需配合临时载板。可按裸衬底、已完成 TSV、已完成 RDL 金属化等不同工序状态分段供货，方便客户衔接自有产线。
- TSV 深宽比最高 15:1（via-first）、10:1（via-middle），通孔密度可达 10⁴/mm²
- RDL 线宽/间距最细 0.4/0.4μm，最多 8 层铜布线，介质可选 SiO₂、Si₃N₄ 与低 k 聚合物
- 互连形式覆盖 μ-bump（铜柱 + SnAg 帽）、C4 凸块与混合键合焊盘，凸点间距 10–400μm
- 拼版（stitching）可将转接板面积放大至约 2.5 倍光罩尺寸（约 2,100mm²）
- 高阻射频等级衬底电阻率 > 1,000 Ω·cm，28GHz 下衬底损耗典型值 < 0.1 dB/mm
- 随片检测覆盖 TSV 电阻与连通良率、RDL 连续性、TTV/Bow/Warp 与凸点完整性
硅转接板承担芯粒与封装基板之间的高密度互连
应用场景
AI/ML 加速器封装
大模型训练与推理芯片需把多颗计算芯粒、HBM 与高速 SerDes 芯粒集成到同一载体，转接板提供跨芯粒的高带宽、低时延互连，详见AI 先进封装总览。
HBM 高带宽内存集成
HBM 堆栈需要 1,024-bit 宽接口与细间距微凸点，转接板把内存总线从逻辑裸片引到计算芯粒，方案见HBM / 3D 堆叠。
Chiplet 异构集成
基于 UCIe 等标准化 Die-to-Die 接口，把不同工艺、不同功能的芯粒拼装为单一逻辑器件，转接板提供物理层互连，参考CoWoS / 2.5D Chiplet。
网络交换 ASIC
数据中心交换芯片需在单封装内集成大面积交换裸片、多颗 HBM 与高速接口，细线路 RDL 是布通数千路 I/O 的关键。
高阻射频与相控阵
高阻硅转接板降低衬底损耗，可将天线阵列、波束成形 IC 与无源器件集成于一体，用于 5G AiP 与相控阵雷达，见射频与功率器件应用。
多芯 FPGA 与仿真平台
多颗 FPGA 裸片经转接板互连后可表现为单一逻辑器件，用于原型验证与硬件仿真平台。
能力介绍
参数规格
硅转接板通用规格
| 参数项 | 典型规格 | 备注 |
|---|---|---|
| 材料 | 单晶硅（CZ / FZ）；射频等级为高阻硅 | 高阻等级电阻率 > 1,000 Ω·cm |
| 直径 | 200mm（8″）/ 300mm（12″） | — |
| 厚度 | 100–775μm；超薄 50–100μm | 超薄需临时载板 |
| TSV 直径 / 深度 | 5–100μm / 20–300μm | 随应用变化 |
| TSV 深宽比 | 最高 15:1（via-first）、10:1（via-middle） | — |
| RDL 线宽/间距 | 0.4/0.4μm（细）、2/2μm（标准）、5/5μm（粗） | 铜大马士革或半加成 |
| RDL 层数 | 1–8 层铜布线 | 介质 SiO₂ / Si₃N₄ / 低 k 聚合物 |
| 凸点类型 / 间距 | μ-bump / C4 / 混合键合焊盘；10–400μm | 混合键合间距可至 10μm |
| 拼版尺寸 | 最大约 2.5 倍光罩（约 2,100mm²） | 依赖 stitching 工艺 |
| TTV / Bow / Warp | TTV ≤ 2μm（200mm）· ≤ 3μm（300mm）；Bow ≤ 30μm、Warp ≤ 40μm（300mm，TSV 后） | 随片提供检测数据 |
三类转接板选型对比
| 类型 | 结构特点 | 关键指标 | 典型用途 |
|---|---|---|---|
| 无源 TSV 转接板 | 仅 TSV + 多层 RDL，无有源器件 | 布线密度最高、时延最低，L/S 0.4/0.4μm | 2.5D 封装、Chiplet 与 HBM 集成 |
| 有源转接板 | 介质中嵌入局部硅互连（LSI）小片 | 具备信号缓冲、协议桥接与供电管理 | AI/ML 加速器等高端集成 |
| 高阻射频转接板 | 高阻硅衬底（> 1,000 Ω·cm） | 28GHz 衬底损耗典型值 < 0.1 dB/mm，可集成无源器件 | 5G AiP、相控阵雷达、毫米波前端 |
设备与工艺装备
转接板制备在洁净室环境下完成，主要设备类别与用途如下：
| 设备类别 | 典型配置 | 用途 |
|---|---|---|
| 深硅刻蚀机 | 刻蚀/钝化交替的循环 DRIE 工艺 | 刻蚀高深宽比 TSV 通孔 |
| 薄膜沉积 | PECVD / LPCVD 氧化物、氮化物 | TSV 绝缘层与 RDL 介质层 |
| PVD 溅射 | Ti/TiN 阻挡层 + Cu 种子层 | TSV 与 RDL 金属化前驱层 |
| 铜电镀线 | TSV 填充 / 大马士革电镀 | 铜填充与布线金属化 |
| CMP 设备 | 铜/介质化学机械抛光（含终点检测） | 去除过镀铜、平坦化，满足键合表面要求 |
| 临时键合 / 解键合 | 临时载板贴合与激光或热释放 | 超薄转接板减薄与搬运支撑 |
| 量测与检测 | 四探针、X-Ray/超声扫描、白光干涉、AFM、FIB-SEM | TSV 电阻、空洞、RDL 连通、TTV/Bow/Warp 与表面粗糙度 |
实际案例
大面积拼版转接板试制
某加速器团队需在单封装内集成多颗计算芯粒与 4 颗 HBM，要求转接板面积超过单光罩尺寸并具备细间距 RDL。
结果：以拼版方案将有效面积放大至约 2.5 倍光罩，交付完成 TSV 与多层 RDL 的 300mm 转接板并提供连通良率数据。
高阻射频转接板选型
某射频团队研发 28GHz 天线封装，需要低衬底损耗载体并集成匹配无源器件。
结果：推荐高阻硅（> 1,000 Ω·cm）等级，交付衬底损耗典型值 < 0.1 dB/mm 的样片并附电学测试数据。
分段工序供应
某高校课题组需要自行完成 RDL 光刻，仅需采购已完成 TSV 的转接板晶圆。
结果：按「裸衬底 + TSV」分段交付 200mm 晶圆，随片提供 TSV 电阻与 TTV 检测数据，便于课题组衔接自有产线。
常见问题
硅转接板与普通硅晶圆有什么区别？
200mm 和 300mm 该怎么选？
高阻射频转接板与普通转接板差别在哪？
起订量与交期如何？
随片提供哪些检测数据？
有哪些类型的转接板？
TSV 能做到多高的深宽比？
RDL 能做几层、线宽多少？
拼版能放大到多大面积？
告知 TSV、RDL 与尺寸要求，获取转接板方案与报价
200/300mm · 分段工序供货 · 随片检测数据 · 含税人民币报价