薄膜 / 镀层定制
薄膜与镀层定制：5nm–5μm 介质 / 金属 / 多层膜，热氧化、PECVD、LPCVD、ALD、PVD 可选，支持 100–300mm 晶圆。
产品介绍
薄膜与镀层定制服务于半导体、MEMS 与光子学应用：从单层介质到复杂的多层光学叠层，沉积方法涵盖热氧化、PECVD、LPCVD、ALD 与 PVD，厚度覆盖 5nm–5μm，并对厚度均匀性与成分进行严格控制。膜层可沉积在正品、测试与假片级硅片上，也可用于 SOI、玻璃、蓝宝石与化合物半导体衬底。
每一层膜都通过多角度椭偏仪测量厚度与折射率、用 49 点面扫描核对均匀性，并以晶圆曲率测量表征应力。按用途可分为介质膜、金属膜与多层叠层三类，分别对应栅介质、互连 / 电极与光学、存储结构。常规镀膜衬底可参考镀膜衬底，工艺细节见薄膜沉积。
核心特性
- 厚度范围 5nm–5μm，支持单层与多层叠层；
- 沉积方法：热氧化、PECVD、LPCVD、ALD、PVD；
- 材料体系：SiO₂、Si₃N₄、Al₂O₃、HfO₂ 与多种金属；
- 支持 100–300mm 晶圆，含 Si、SOI、玻璃、蓝宝石等基底；
- 椭偏、49 点面扫与曲率测应力随批出具报告。
薄膜定制：介质、金属与多层叠层按需沉积
能力介绍
- 热氧化：干氧 SiO₂ 均匀性 ±1%，湿氧生长更快；
- PECVD：SiO₂ 与 Si₃N₄，沉积温度低，应力可调；
- LPCVD：TEOS SiO₂ 与化学计量 Si₃N₄，台阶覆盖与致密性好；
- ALD：Al₂O₃、HfO₂ 等高 κ 膜，均匀性与保形性优异；
- PVD：Al、Ti/TiN、TiW、Cr/Au、Ni/NiV、Pt 等金属膜；
- 检测与认证：椭偏、49 点面扫、曲率测应力、XRR、AFM、四探针与 XPS。
参数规格
| 膜层 | 厚度范围 / 指标 |
|---|---|
| 热氧化 SiO₂（干氧） | 5–500nm，均匀性 ±1%，折射率 1.462，击穿 > 10 MV/cm |
| 热氧化 SiO₂（湿氧） | 50nm–3μm，均匀性 ±2%，生长速率约为干氧的 5–10 倍 |
| PECVD SiO₂ | 100nm–5μm，均匀性 ±3%，应力可调（压 / 张） |
| LPCVD TEOS SiO₂ | 50nm–2μm，台阶覆盖性好，保形性 > 95% |
| ALD Al₂O₃ | 5–100nm，均匀性 ±0.5%，无针孔，高 κ（εr ≈ 9） |
| ALD HfO₂ | 2–50nm，EOT < 1nm，高 κ（εr ≈ 20–25） |
| LPCVD Si₃N₄ | 50nm–1μm，沉积温度 700–850°C，张应力约 1 GPa，均匀性 < ±3% |
| PECVD Si₃N₄ | 100nm–2μm，沉积温度 250–400°C，应力可调，均匀性 < ±5% |
| 金属 | 厚度范围 / 说明 |
|---|---|
| Al（铝） | 100nm–5μm，PVD 溅射，可选 ±1% Si 或 ±0.5% Cu 掺杂 |
| Ti / TiN | Ti 10–50nm / TiN 20–200nm，反应溅射，扩散阻挡层 |
| TiW | 50–300nm，PVD，Au 金属化的优良阻挡层 |
| Cr / Au | Cr 10–30nm（附着层）+ Au 50–500nm，蒸发或溅射 |
| Ni / NiV | 50nm–5μm，电镀或溅射，可焊 UBM |
| Pt（铂） | 50–300nm，PVD，高温稳定、惰性电极材料 |
多层叠层
| 叠层 | 结构与指标 |
|---|---|
| ONO（SiO₂/Si₃N₄/SiO₂） | 总厚 18–45nm，EOT 可低至约 10nm，用于存储电容介质 |
| 高 κ / 金属栅（HKMG） | 界面 SiO₂ + ALD HfO₂ + PVD TiN + 多晶硅，EOT < 1nm |
| 抗反射膜（BARC / TARC） | BARC 50–100nm、TARC 30–80nm，目标波长反射率 < 2% |
| MEMS 牺牲 / 结构层 | PSG / SiO₂ 0.5–5μm 牺牲层、LPCVD 多晶硅 0.5–10μm 结构层 |
设备与工艺装备
| 设备类别 | 典型配置 | 用途 |
|---|---|---|
| 热氧化炉 | 干氧 / 湿氧高温炉 | 生长热氧化 SiO₂ |
| PECVD 系统 | 低温等离子体增强 CVD | SiO₂、Si₃N₄ 等低温介质膜 |
| LPCVD 系统 | 低压 CVD 管式炉 | TEOS SiO₂、化学计量 Si₃N₄、多晶硅 |
| ALD 系统 | 原子层沉积 | Al₂O₃、HfO₂ 等高 κ 膜 |
| PVD 系统 | 溅射 / 蒸发 | Al、Ti/TiN、TiW、Cr/Au、Ni、Pt 等金属 |
| 椭偏仪 | 多角度光谱椭偏 | 膜厚与折射率（n/k）测量，精度约 ±0.1nm |
| 面厚 / 应力测量 | 49 点面扫、晶圆曲率 | 均匀性与膜应力表征 |
| XRR / AFM | X 射线反射、原子力显微镜 | 超薄膜厚度与表面粗糙度 |
| 四探针 / XPS | 方阻与成分分析 | 导电膜方阻与薄膜成分 / 化学态 |
实际案例
MEMS 工艺
应力可控氮化硅振膜
某 MEMS 团队开发悬空振膜，需要张应力稳定、均匀性好的氮化硅膜层。
结果：以 LPCVD Si₃N₄ 沉积，厚度均匀性 < ±3%，随批提供厚度面扫与应力数据。
先进器件
高 κ / 金属栅叠层开发
某团队开发先进栅极结构，需要 EOT 小于 1nm 的高 κ 与金属栅叠层。
结果：以 ALD HfO₂ + PVD TiN 沉积叠层，随批提供椭偏与 XRR 膜厚 / 成分数据。
光学镀膜
光刻用抗反射膜
某工艺团队需要降低基底反射以稳定线宽，要求反射率受控。
结果：沉积 BARC / TARC 膜层，目标波长反射率 < 2%，随批提供厚度与折射率报告。
常见问题
介质膜该选热氧化、PECVD 还是 ALD？
热氧化膜致密、界面质量好，适合栅介质与硬掩模；PECVD 沉积温度低（可低至 250–400°C），适合已含金属层后的后道工序；ALD 均匀性与保形性最佳，适合超薄高 κ 膜（如 Al₂O₃、HfO₂）。可先说明膜厚与工艺温度限制由工程师推荐。
薄膜厚度和均匀性如何验证？
厚度与折射率用多角度光谱椭偏测量（精度约 ±0.1nm），均匀性用 49 点面扫描核对；超薄膜可用 XRR，表面粗糙度用 AFM，薄膜应力用晶圆曲率测量，导电膜则用四探针测方阻。
可以沉积多层叠层吗？
可以。典型叠层包括 ONO、高 κ / 金属栅（HKMG）、抗反射膜（BARC / TARC）以及 MEMS 牺牲 / 结构层。为获得洁净界面，多层可在单次泵抽真空内连续沉积。
支持哪些基底和尺寸？
可沉积在正品、测试与假片级硅片上，也支持 SOI、玻璃、蓝宝石与化合物半导体衬底，晶圆尺寸覆盖 100–300mm。
如何控制薄膜应力？
不同方法的应力特性不同：LPCVD Si₃N₄ 通常为约 1 GPa 的张应力，PECVD 膜可通过调整射频功率比例在压应力与张应力之间调节。膜应力会在交付数据中用晶圆曲率测量给出。
可以沉积哪些膜材料？
介质膜含 SiO₂、Si₃N₄、Al₂O₃、HfO₂，金属膜含 Al、Ti/TiN、TiW、Cr/Au、Ni/NiV、Pt 等，并支持 ONO、高 κ / 金属栅等多层叠层；具体膜系可按用途组合。
膜厚范围是多少？
单层厚度覆盖 5nm–5μm，支持单层与多层叠层；目标膜厚与公差可在询价时指定，工程师据此推荐沉积方法与工艺参数。
能做高 κ 栅介质膜吗？
可以。ALD 可沉积 Al₂O₃（5–100nm，εr ≈ 9）与 HfO₂（2–50nm，εr ≈ 20–25，EOT < 1nm），均匀性与保形性优异，适合栅介质与 HKMG 结构。
金属膜都有哪些、怎么选？
金属膜含 Al、Ti/TiN 扩散阻挡、TiW、Cr/Au 附着加导电、Ni/NiV 可焊 UBM 与 Pt 惰性电极等；请按导电、阻挡或键合需求选择，厚度与掺杂可定制。
多层膜可以在一次真空里做完吗？
可以。为获得洁净界面，多层叠层可在单次泵抽真空内连续沉积，常见如 ONO、HKMG、BARC / TARC 与 MEMS 牺牲 / 结构层，减少界面污染。
提交目标膜厚、材料与应力要求，工程师 24 小时内回复方案
支持 100–300mm 晶圆 · 随批提供膜厚与均匀性报告