CoWoS 转接板选型：硅 vs 玻璃 vs 有机

背景与要点

2.5D 封装里，转接板（interposer）是承上启下的那块「地基」：上面倒装 GPU/ASIC die 和 HBM，下面连有机封装基板。选硅、选玻璃还是选有机 RDL，直接决定互连密度、封装尺寸上限、成本和量产风险。本文把三条技术路线放在一张表里对比，并给出不同项目阶段的选型建议。背景原理可参考 CoWoS / 2.5D Chiplet 专题页。

硅、玻璃与有机三类转接板，决定互连密度、尺寸上限与量产风险

一句话概括取舍：硅赢在线宽与成熟度，有机赢在成本，玻璃赢在高频、光学与大尺寸的综合平衡。下面逐条拆解。

技术要点

三条路线的本质差异

• 硅转接板（Si Interposer）：台积电 CoWoS-S 的方案。用前道工艺在硅片上做 TSV + 多层 RDL，线宽/线距可到 0.4μm 级，互连密度最高，且 CTE 与芯片完全一致（3 ppm/K），可靠性最好。代价是贵——受光刻 reticle 尺寸限制，大尺寸要拼接（stitching），面积越大成本指数上升；
• 玻璃转接板（Glass / TGV）：玻璃绝缘性好、高频损耗低、可调 CTE（3–10 ppm/K）、面板级加工天然支持大尺寸（510×515mm 甚至更大），是下一代大尺寸 2.5D/3D 封装的热门方向。难点在 TGV 金属化良率与产业链成熟度，详见 TGV 玻璃基板专题页；
• 有机 RDL 载板（CoWoS-R / 扇出型）：用类 ABF 有机介质 + 铜 RDL 实现重布线，无 TSV，成本最低、供应链最成熟。但线宽/线距一般 ≥2μm，热膨胀失配大，超大尺寸封装翘曲控制困难，适合中低密度互连。

转接板制备中的 TSV、RDL、CMP 与凸块，属于可配套的晶圆级工艺

转接板制备：可配套的晶圆级工艺

转接板制备中的 TSV、RDL、CMP 与凸块，属于晶圆级工艺，正是我们能够直接配套的环节。

怎么选：按项目阶段与需求画像

1. 旗舰 AI 芯片、HBM 数量多、互连密度拉满 → 硅转接板是当下唯一稳妥解。关注高阻硅衬底（>1000 Ω·cm）以降低射频与电源完整性损耗；
2. 下一代超大封装、光电共封、高频场景 → 尽早启动玻璃转接板验证。现在介入的意义是锁定工艺窗口与供应链位置，而非立即上量；
3. 成本敏感、中等密度、快速上市 → 有机 RDL 载板。Chiplet 数量少、线宽要求不高的推理芯片用这条路线性价比最高；
4. 研发验证阶段 → 三条路线都可以用晶圆级小样先跑工艺：硅转接板试验片、TGV 玻璃样品、RDL 工艺片，先验证再定量产路线。

2.5D 组装流程

从衬底准备好到成品封装，2.5D 集成大致经历以下步骤，其中前段的 RDL、TSV 与凸块属于晶圆级工艺，是我们能够直接配套的环节：

1. 转接板制备：TSV 成孔与填充、双面 / 多层 RDL 布线、CMP 平坦化；
2. 凸块成形：转接板上下两面分别制作 μ-bump 与 C4 凸块；
3. 贴片（Chip-on-Wafer）：GPU/ASIC die 与 HBM 依次贴装到转接板；
4. 底部填充与塑封：点胶填充、overmold 保护；
5. 切割与组装：切割单元，再焊接到有机封装基板（Chip-on-Wafer-on-Substrate）。

需求趋势：产能为什么一直紧张

据外部公开的市场预测，主流 2.5D 平台的晶圆需求将从 2026 年的约 138 万片增长到 2027 年的约 268 万片，接近翻倍，缺口主要来自 AI 加速器对 HBM 与高密度互连的拉动。对供应链的含义是：硅转接板衬底、TSV 工艺、RDL 金属化与凸块等环节的配套需求同步放大，提前锁定衬底与工艺产能比临时加急更划算。

选型拿不准时，最有效的方式是拿实物对比。把您的封装结构（die 数量、I/O 密度、目标尺寸）发给 我们的工程师，我们可以同时提供硅与玻璃两种样品及工艺评估建议。

结论

选转接板没有银弹：旗舰 AI 芯片用硅，成本敏感的中低密度用有机，超大尺寸与高频光电场景押注玻璃。最稳妥的做法是研发阶段用晶圆级小样把三条路线都跑一遍，再依项目阶段定量产路线。我们可以同时提供硅与玻璃两种样品及工艺评估，帮助你尽早锁定路线与供应链位置。

延伸阅读：TGV 玻璃通孔技术解析 ｜ CoWoS / 2.5D Chiplet 专题页