HBM 供应链解析与国内配套机会

背景与要点

AI 算力竞赛的本质是带宽竞赛，而 HBM（高带宽存储）正是当前带宽瓶颈的核心解法。一颗主流 AI 加速卡上，HBM 的成本占比已超过计算 die 本身，成为整卡 BOM 中最贵的单一器件。这条链条长什么样？国内厂商能从哪里切进去？作为衬底与工艺供应商，我们把产业链拆开看。

HBM 是「立着造」的存储器，TSV、减薄与键合构成三大工艺难点

核心结论先给出：HBM 不是单颗芯片，而是一个垂直堆叠体系，其制造三大难点是打穿硅片的 TSV、把晶圆磨到纸一样薄的减薄、以及把多层 die 对准堆起来的键合。围绕这三点，国内厂商在试验衬底、减薄键合代工与载体材料三个环节存在现实机会。

技术要点

HBM 的结构：一颗「立着造」的存储器

HBM 不是单颗芯片，而是一个垂直堆叠体系，以 HBM3E 为例：

• 核心 die 堆叠：8 层或 12 层 DRAM die，每层减薄至 30–50μm，层间以微凸块（micro-bump）或混合键合互连；
• TSV 硅通孔：每层 die 上数千个直径 5–10μm 的 TSV，垂直导通全部层，这是带宽的来源——1024 位宽接口；
• 逻辑底座（Base Die）：最底层是一片逻辑 die，负责与外部 SoC 通信，HBM4 起由代工厂以先进逻辑工艺制造；
• 封装互连：整颗 HBM 通过微凸块倒装在硅转接板（interposer）上，与 GPU die 并排，构成 2.5D 系统。

这个结构决定了 HBM 制造的三大难点，详细工艺解析见我们的 HBM / 3D 堆叠专题页。

TSV 成孔、晶圆减薄与堆叠键合，是 HBM 制造的三大核心工序

TSV、减薄与键合三大核心工序

打穿硅片的 TSV、把晶圆磨到纸一样薄的减薄、以及把多层 die 对准堆起来的键合，是 HBM 制造中最难也最关键的三大工序。

供需格局：寡头垄断下的产能饥渴

HBM 市场高度集中，而需求端被 AI 训练与推理双向拉动，缺口持续存在：

国内厂商能切进去的三个环节

完整替代 DRAM 制造短期不现实，但围绕 HBM 的配套生态，国内有三类现实的切入点：

1. 工艺研发与试产配套：国内存储厂、OSAT 与设备商的 HBM 工艺开发需要大量试验衬底——TSV 工艺片、键合测试片、减薄验证片，用量大、交期急、规格杂，是现货衬底商的直接机会；
2. 减薄与临时键合代工：超薄晶圆减薄（含 Taiko 环保边结构）、临时键合/解键合是可以独立外包的工艺模块，国内封测厂扩产时普遍外采这部分产能；
3. 载体与封装衬底：临时键合载体晶圆（硅/玻璃）、硅转接板衬底、再生测试片构成持续性耗材需求，随产能爬坡线性增长。

HBM 国产化是一场长跑，但每一轮工艺迭代都要消耗大量衬底与验证片。把您的试产规格发给 我们的工程师，24 小时内给出含税报价与交期。

结论

完整替代 DRAM 制造短期不现实，但 HBM 的配套生态给了国内厂商现实切口：试产所需的试验衬底、可独立外包的减薄与临时键合工序，以及随产能线性增长的载体与封装衬底。这些环节共同的特点是——用量大、规格杂、交期急，正好适合现货与快速定制供应。把您的试产规格发来，24 小时内即可拿到含税报价与交期。

延伸阅读：CoWoS 转接板选型：硅 vs 玻璃 vs 有机 ｜ HBM / 3D 堆叠专题页